スポンサーサイト

.-- -- スポンサー広告 comment(-) trackback(-)
上記の広告は1ヶ月以上更新のないブログに表示されています。
新しい記事を書く事で広告が消せます。

XILINXのハードワイヤードロジックを評価してみた

.27 2010 FPGA-others comment(0) trackback(0)
Spartan3とかだと乗算器が専用回路で入っていますが、Virtex系のFPGAの場合、それをさらに進化させたようなスライスが入っています。
DSP48-sliceとかいうやつですね。

実際にこれがどのくらいの周波数まで耐えられるのかを調べてみました。
データシートによると550MHzだとか。
実際に簡単な積和演算回路を書いてタイミング制約を厳し目に設定してみると、ちゃんと500MHzのタイミング制約を通過してくれました。
Virtex系のデバイスの場合、DSPユニットがあるのでAdderとかも変に自分でRTLレベルで書くより普通に+を書いたほうが速くなるようです。

さて、CPU作りたくなってきたので暫くAVR系の開発は凍結ですね…

関連記事

  • comment
  • secret
  • 管理者にだけ表示を許可する

trackbackURL:http://yuranos.blog11.fc2.com/tb.php/85-9b536452
上記広告は1ヶ月以上更新のないブログに表示されています。新しい記事を書くことで広告を消せます。