スポンサーサイト

.-- -- スポンサー広告 comment(-) trackback(-)
上記の広告は1ヶ月以上更新のないブログに表示されています。
新しい記事を書く事で広告が消せます。

Verilogサブモジュール構文

.27 2009 FPGA-others comment(0) trackback(0)
Verilogでもサブモジュールを呼び出す機会が増えたのでこちらもメモ。
module top (
	input	A,
	output	B,
	...
);

sub_name label (
	.sub_portA(top_sigA),
	.sub_portB(top_sigB),
	...
);

endmodule	// ;をつけない!

関連記事

  • comment
  • secret
  • 管理者にだけ表示を許可する

trackbackURL:http://yuranos.blog11.fc2.com/tb.php/12-e83db5c8
上記広告は1ヶ月以上更新のないブログに表示されています。新しい記事を書くことで広告を消せます。